Es decir es una familia cuyas puertas se construyen con resistencias y transistores (bipolares).
El esquema básico de una puerta NOR es el siguiente:
Circuitos Integrados DTL
Las siglas DTL vienen de las iniciales de las palabras inglesas Diode Transistor Logic. Es decir estamos tratando con una familia compuesta básicamente por diodos y transistores (sin olvidar a las resistencias). Los diodos se encargan de realizar la parte lógica y el transistor actúa como amplificador inversor.
El esquema básico de una puerta AND con diodos:
Familia TTL (Transistor Transistor Logic)
El inversor TTL básico se muestra en la Fig. 5.6. En él se incluyen dos transistores Q1 y
Q3. La entrada al circuito es el emisor de Q1 y la salida por el colector de Q3.
Para demostrar que este circuito funciona como un inversor suponemos las dos estados de
entrada:
a) Si vI = 1 (es decir, vI=5V). La unión BE de Q1 está en polarización inversa y la BC en
polarización directa, lo cual nos indica que este transistor está en activa inversa (ZAI). Las
intensidad de colector de Q1 es negativa e igual a la de base de Q3, haciendo que Q3 este en zona
de condución, en concreto saturación, si la intensidad de base de Q1 tiene el valor
suficientemente alto como para llevar a Q3 a saturación. Por tanto la salida es VCE = 0.2V que
es un valor bajo salida. o cero lógico
Familia ECL (Emiter Couple Logic)
La familia ECL (Emitter Coupled Logic) es considerada como la más rápida actualmente,
con tiempos de propagación menores de 1 ns. Se trata de circuitos en los que se evita la
saturación de los transistores bipolares con lo que disminuye el tiempo de conmutación.
El inversor ECL básico
En la Fig. 5.11 se muestra el inversor básico. Consta de un circuito de entrada constituido
por un amplificador diferencial y una etapa de salida basada en un circuito seguidor de emisor
que actúa como separador y restaurador de nivel.
Circuitos CMOS
Se van a considerar a continuación la realización de circuitos lógicos combinacionales
basados en el comportamiento del inversor CMOS estudiado en el tema 4. En estos circuitos, la
salida depende en cada momento de las entradas actuales, careciendo de memoria o
realimentación alguna.
La estructura básica de estos circuitos se ilustra en la Fig. 5.14. Al igual que en el inversor
CMOS, se dispone un red de polarización del nivel bajo (pull-down) formada por transistores
NMOS, y una equivalente para el nivel alto (pull-up) constituida por transistores PMOS. Las
dos redes se activan por variables de entrada, de forma que trabajen de forma complementaria,
impidiendo que ambos caminos (al nivel alto y bajo) esten activados simultáneamente.
No hay comentarios:
Publicar un comentario